关键词：检测电路；静电泄放（ESD）；反馈；泄漏特性；叠加晶体管
摘 要：提出一种90-nm 1.2-V CMOS工艺下只用低压器件的新型3×VDD容限的静电检测电路。该电路利用纳米工艺 MOSFET 的栅极泄漏特性和反馈技术控制触发晶体管并进而开启箝位器件（可控硅整流器）。同时采用多级叠加结构以承受高电压应力。在静电放电时，该电路能产生 38mA 触发电流。在3×VDD电压下工作时，每个器件都处于安全电压范围，25 °C时漏电流仅为52nA。仿真结果表明该检测电路可成功用于3×VDD容限的接口缓冲器。
内 容：原文可通过湖北省科技信息共享服务平台（http://www.hbstl.org.cn)获取