关键词：双精度浮点数;浮点乘法;Karatsuba算法;FPGA
摘 要：双精度浮点运算广泛应用于数值计算和信号处理中,在IEEE754标准中实现两个双精度浮点乘法需要一个53 bit×53 bit的尾数乘法器,这样的一个乘法器若采用FPGA实现需要大量的硬件资源。将Karatsuba算法应用于浮点运算器中,采用FPGA实现了一个浮点乘法器,与传统方法相比该乘法器占用硬件资源较少。
内 容：原文可通过湖北省科技信息共享服务平台（http://www.hbstl.org.cn)获取