关键词：MIMO;;空时分组码;;FPGA
摘 要：对空时分组码的编译码原理及其算法进行了分析。在此基础上,基于QuartusII8.0平台下,提出了QPSK调制下两发两收的空时分组码编译码的总体设计方案,并用Verilog HDL语言进行硬件设计。在此基础上,文章对各个模块进行了详细设计,并对采用QPSK调制的最大似然译码算法进行了简化。为了验证设计方案的可靠性,文章结合Matlab构造的衰落信道搭建了测试平台,测试结果表明该方案能实现空时分组码编译码功能。
内 容：原文可通过湖北省科技信息共享服务平台（http://www.hbstl.org.cn)获取