关键词：SM3；杂凑函数；硬件实现；流水线结构
摘 要：提出一种流水线结构的硬件实现策略,同时采用CSA加法器进行关键路径压缩,极大地提高了工作频率和算法的计算速率.在191 MHz时钟频率下,实现了73.54Gb/s的高吞吐率.
内 容：原文可通过湖北省科技信息共享服务平台（http://www.hbstl.org.cn)获取