关键词：CoreConnect总线;;OPB总线;;SPI接口;;系统级芯片
摘 要：针对SPI接口传输速率低、CPU利用率低、主从机配置固定和从机选择单一等问题,提出一种基于CoreConnect总线的OPB SPI接口设计方案。添加缓冲FIFO、SCK时钟波特率寄存器、连续发送间隔寄存器,采用可扩展从机模式,设计出传输高效、主从灵活可配、多从机选择可配的OPB SPI接口。仿真测试表明该接口的有效性和可行性,能够满足SOC系统的需要。
内 容：原文可通过湖北省科技信息共享服务平台（http://www.hbstl.org.cn)获取